LPC3250FET296/01,5 IC MCU 16/32BIT SENZA ROM 296TFBGA

Descrizione

I microcontrollori embedded LPC3220/30/40/50 sono stati progettati per applicazioni a bassa potenza e ad alte prestazioni.NXP ha raggiunto i propri obiettivi prestazionali utilizzando un processo a 90 nanometri per implementare un core della CPU ARM926EJ-S con un coprocessore a virgola mobile vettoriale e un ampio set di periferiche standard tra cui USB On-The-Go.LPC3220/30/40/50 funziona a frequenze CPU fino a 266 MHz.L'implementazione NXP utilizza un core CPU ARM926EJ-S con architettura Harvard, pipeline a 5 stadi e un'unità di gestione della memoria (MMU) integrata.La MMU fornisce le capacità di memoria virtuale necessarie per supportare le esigenze di multiprogrammazione dei moderni sistemi operativi.L'ARM926EJ-S ha anche un set basato su hardware di estensioni di istruzioni DSP, che include operazioni MAC a ciclo singolo e l'esecuzione nativa di Jazelle Java Byte-code basata su hardware.L'implementazione NXP ha una cache di istruzioni da 32 kB e una cache di dati da 32 kB.Per un basso consumo energetico, LPC3220/30/40/50 sfrutta lo sviluppo tecnologico avanzato di NXP per ottimizzare l'alimentazione intrinseca e utilizza miglioramenti dell'architettura controllata da software per ottimizzare la gestione dell'alimentazione basata sull'applicazione.LPC3220/30/40/50 include anche 256 kB di RAM statica su chip, un'interfaccia flash NAND, un MAC Ethernet, un controller LCD che supporta pannelli STN e TFT e un'interfaccia bus esterna che supporta SDR e DDR SDRAM come nonché dispositivi statici.Inoltre, LPC3220/30/40/50 include un'interfaccia USB 2.0 full-speed, sette UART, due interfacce bus I2C, due porte SPI/SSP, due interfacce bus I2S, due PWM a uscita singola, un PWM di controllo motore , sei timer generici con ingressi di acquisizione e uscite di confronto, un'interfaccia SD (Secure Digital) e un convertitore analogico-digitale (ADC) a 10 bit con un'opzione di rilevamento touch screen.