LCMXO2-1200HC-4TG144I CI FPGA 107 I/O 144TQFP

Descrizione

La famiglia MachXO2 di PLD a bassissima potenza, istantanei e non volatili ha sei dispositivi con densità che vanno da 256 a 6864 Look-Up Tables (LUT).Oltre alla logica programmabile a basso costo basata su LUT, questi dispositivi sono dotati di Embedded Block RAM (EBR), RAM distribuita, User Flash Memory (UFM), Phase Locked Loops (PLL), supporto di I/O sincrono di origine preingegnerizzata, supporto di configurazione avanzata inclusa la funzionalità dual-boot e versioni rinforzate di funzioni comunemente utilizzate come controller SPI, controller I2C e timer/contatore.Queste caratteristiche consentono a questi dispositivi di essere utilizzati in applicazioni consumer e di sistema a basso costo e ad alto volume.I dispositivi MachXO2 sono progettati su un processo a bassa potenza non volatile a 65 nm.L'architettura del dispositivo ha diverse caratteristiche come I/O differenziali a bassa oscillazione programmabili e la possibilità di disattivare dinamicamente banchi di I/O, PLL on-chip e oscillatori.Queste funzionalità aiutano a gestire il consumo di energia statica e dinamica con conseguente basso consumo statico per tutti i membri della famiglia.I dispositivi MachXO2 sono disponibili in due versioni: dispositivi a bassissima potenza (ZE) e ad alte prestazioni (HC e HE).I dispositivi a bassissima potenza sono offerti in tre gradi di velocità –1, –2 e –3, dove –3 è il più veloce.Allo stesso modo, i dispositivi ad alte prestazioni sono offerti in tre gradi di velocità: –4, –5 e –6, dove –6 è il più veloce.I dispositivi HC dispongono di un regolatore di tensione lineare interno che supporta tensioni di alimentazione VCC esterne di 3,3 V o 2,5 V. I dispositivi ZE e HE accettano solo 1,2 V come tensione di alimentazione VCC esterna.Ad eccezione della tensione di alimentazione, tutti e tre i tipi di dispositivi (ZE, HC e HE) sono funzionalmente compatibili e pin compatibili tra loro.I PLD MachXO2 sono disponibili in un'ampia gamma di contenitori avanzati privi di alogeni, che vanno dal salvaspazio WLCSP da 2,5 mm x 2,5 mm al fpBGA da 23 mm x 23 mm.I dispositivi MachXO2 supportano la migrazione della densità all'interno dello stesso pacchetto.La Tabella 1-1 mostra le densità LUT, il pacchetto e le opzioni I/O, insieme ad altri parametri chiave.La logica sincrona della sorgente preingegnerizzata implementata nella famiglia di dispositivi MachXO2 supporta un'ampia gamma di standard di interfaccia, tra cui LPDDR, DDR, DDR2 e 7:1 per I/O display.